你已經知道製程做完之後,wafer 上有上千顆 die。但這些 die 不是每一顆都活的 — 有的閘極漏電、有的金屬連線斷掉、有的 SRAM 某幾個 bit 壞掉。要怎麼分辨?用電性測試。
從製程出廠到客戶手上,電性測試會做兩次:CP(Chip Probe,在 wafer 上 probe 測)跟 FT(Final Test,封裝完最終測)。中間還會切晶、封裝。
為什麼要兩階段?
你可能會問:為什麼不一次測完?經濟學的問題 — 在 wafer 階段測,壞 die 就標記不送進封裝(封裝一顆要花成本)。CP 把 wafer 上 70-90% 好 die 篩出來,只有好 die 才會切下、封裝。
封裝完還要再 FT 一次,因為封裝過程本身可能搞壞 die — wire bond 沒接好、mold 過程熱應力傷害、underfill 不均等。FT 是出貨前最後一關。
CP 的硬體 — Tester 跟 Prober
CP 用兩台機器組合:
Bin code — 怎麼分類 die
Tester 不是只判 pass/fail。它把 die 分成多個 bin(「桶子」),每個 bin 代表一個 fail mode。常見:
PCM — 製程監控的另一條路
Wafer 邊緣有時會留 PCM(Process Control Monitor)區域 — 印一些測試結構(電晶體陣列、TEG、scribe line monitor)用來測製程是否正常。PCM 不是要賣的 die,純粹給 PQA / Yield 看製程健康度。
Conf call 會聽到的關鍵字
下一步
理解了 CP / FT 的測試邏輯,接下來縮寫表會把 14 個測試部門高頻字拆給你看。