你已經知道 fab 有黃光、蝕刻、薄膜、CMP、Implant 等部門,各自把一個製程步驟做好。但這些步驟不是各自做完就能變成晶片 — 一個 28nm device 要走 500+ 個製程步驟、60+ 層光罩,每一層的 CD、overlay、厚度都要跟前後層搭配。把這 500 步串成一顆能 work 的 chip,是 PIE(Process Integration Engineer)的事。
PIE 不負責任一單一步驟,他負責「整體流程」。如果你問各部門誰最辛苦,所有人都會說 PIE — 他們是 firefighter,任何一處 yield 出狀況都被 escalation。
FEOL / MEOL / BEOL — 製程的三段
PIE 把整個 device 製造分三段,各自有不同 PIE 負責:
為什麼需要 PIE?
想像一個情境:photo 把 CD 收緊 1nm,提升良率;但下一站 etch 沒跟著調整,結果線變太細、阻值升高。各部門都「做好自己的事」,但 device 整體不 work。
這就是 PIE 存在的原因 — 跨部門看整體 yield、pareto 根因、決定哪些 spec 該收緊、哪些該放寬。Conf call 上 PIE 常常是「最後拍板的人」。
Mask count、layer count、device flow
你會聽到 PIE 講「這層要 5 道光罩」、「這個 flow 比上一代多 3 layer」。Mask count 跟 layer count 是 device 複雜度的直接指標,也是 fab 成本的直接驅動因素 — 每加一層光罩,fab 多 1-2% 成本但可能換來 device 性能或 yield 的明顯提升。
現代節點:28nm 約 50–60 道 mask,7nm 約 80–100,3nm 接近 120 道。每多一道都是 PIE 跟管理層的拉鋸。
PIE 的日常工作
Conf call 上的 PIE 通常在做這幾件事:看 yield split(哪一個 lot 比較好為什麼?)、跑 pareto(影響良率的前三因子是什麼?)、推 BKM(best known method,把成功配方標準化)、寫 POR(process of record,把固定 flow 文件化)、release 新 reticle set / 新 layer / 新 device。
下一步
理解了 PIE 的「整合者」角色,接下來縮寫表會把 13 個 PIE 部門高頻字拆給你看 — FEOL、BEOL、BKM、POR、ECN 等。